D-Waveは2032年に競合他社を凌駕する、より高度な汎用量子コンピュータを開発すると約束しています

D‑Waveは戦略を変更：専門的な量子アニーリングから汎用ゲートコンピュータへ

D‑Wave社は、既にほぼ20年にわたり量子アニーリングプラットフォームの開発に取り組み、この分野で量子優位性への到達が近いとされている企業ですが、焦点を急激にシフトすることを発表しました。今後はゲート（バルブ）ベースの汎用量子コンピュータの構築へ移行し、Google、IBMなど業界リーダーに迅速に追いつく計画です。

二重プラットフォーム戦略
2026年以降、D‑Waveは2本の並行ラインを展開します：

新アーキテクチャ – 超伝導 dual‑rail キュービット
ゲートシステム向けにD‑Waveはdual‑rail（二重軌道）設計を採用しました。各キュービットは相関した2つの共振器で表され、以下が可能です：

- キュービットレベルで自動的にエラー検出（外部修正回路不要）
- エラーフリー率を90％低減し、1つの信頼性のある論理キュービットに必要な物理キュービット数を削減

開発計画
| 年 | 物理キュービット数 | 期待されるエラー低減 |
|---|---|---|
| 2026 | 17 | 物理キュービットの2倍少ない頻度で |
| 2027 | 49 | 20 倍削減 |
| 2018 | 12000 | プロトタイプ耐障害コンピュータで1000 倍低減 |
| 2030 | 10 ロジックキュービット | エラー耐性アルゴリズムの初期実装 |
| 2032 | 100 ロジックキュービット | 数百万操作を実行、最初の汎用無欠陥コンピュータ |

「ラムダ」指標
D‑Waveは新たなメトリクス「ラムダ」を導入します。これは、新しい修正機構を追加する際のエラー頻度低減速度です。業界平均は約2（各ステップでエラー確率が半減）。D‑Waveは λ = 10 を目指し、アーキテクチャ改善の各段階でエラー確率を10倍に削減することを狙っています。

会社がこの約束を果たせば、コンパクトかつスケーラブルな高信頼性量子コンピュータという今日もまだ解決が難しい課題に大きな突破口となるでしょう。