SK ハイニクスは、TSMCではなくインテルをHBM4メモリの製造に招く可能性を検討しています

SKハイニクスはHBM‑4のパッケージングにIntelを検討中

サムスン・エレクトロニクスは完全に垂直統合されたチップ製造を所有しており、契約生産も自社で行うことができる一方、SKハイニクスはHigh Bandwidth Memory（HBM）クラスの最先端メモリを作成する際に外部サプライヤーに頼らざるを得ない。こうしたパッケージングの潜在的なパートナーとしてIntelとそのEMIB技術が挙げられる。

ZDNetは、SKハイニクスがすでにHBM‑4製造の文脈でIntelaのEMIB技術の可能性を検討していると報じている。しかし、同社は単にこの技術を採用するだけではなく、そのメモリをIntelの施設でパッケージングすることに顧客も合意しなければならない。

以前、SKハイニクスはTSMCとそのCoWoS（chip‑on‑wafer‑on‑substrate）手法に頼っていた。TSMCの能力上限は徐々に逼迫しており、同社がリリースできる単一結晶の最大サイズは約830 mm²である。EMIBのような2.5Dパッケージング技術はこれらの制限を回避し、統合面積を拡大することを可能にする。

将来世代のHBMが特定のAIアクセラレータ（例えば、そのメモリアーキテクチャ）により適応していくという点を考慮すると、SKハイニクスはパッケージングパートナーを多様化せざるを得ない。EMIBの導入に関する研究は既に社内で進行中であり、内部情報源が確認している。