TSMCはIntelの道を踏みます：すでに高いNKT EUVリソグラフィ装置を取得しましたが、これらを使った大量チップ製造はまだ計画されていません

TSMCはHigh‑NA EUVに懐疑的だが実験を行っている

インテル社はASMLから高開口（High‑NA）EUVスキャナーの購入を積極的に宣伝していたが、台湾の巨人TSMCはそれらを大量生産に導入することについて慎重な姿勢を保っている。それでも同社はこの装置で実験を行っている。

年次株主総会で、TSMC取締役会長のシー・シー・ウェイ（C.C. Wei）は状況について意見を述べた。メモリ市場のリーダーであるサムスンやSKハニクスはすでにASMLからHigh‑NAスキャナーを注文し始めているが、TSMCはまだ広範な導入の必要性を感じていない。

> 「我々は複数のHigh‑NA EUVシステムを保有しているが、それらは研究目的に限定されている。近い将来、これらを大量生産に投入する予定はない」とウェイ氏は述べた。

> 「コストが下がり、完全にメリットを活用できるようになった時点で装置を導入するつもりだ」と彼は付け加えた。

1台のシステムは約4億ドルに近い。

High‑NAなしで将来計画

TSMCは2029年までにHigh‑NA EUVを使用せずに最先端プロセスを習得することを目指している。公開情報によれば、同社はその時点でA13とA12技術を導入し、リソグラフィー基準を1nm近くまで縮小すると計画している。このプロセスでの大量生産にはHigh‑NA装置は不要となる。

対照的にインテルは14Aプロセス（2027年に習得されれば）で既にHigh‑NAを適用し始める可能性がある。18Aでは同社はラボ実験を行ったものの、大量生産には移行していない。ウェイ氏によれば、インテルやサムスンからの競争はTSMCにとってまだ脅威とはならない。

人口統計的要因

同じ会議で、同社のトップは台湾の人口動態について触れた。現在の出生率を考慮すると、将来的にTSMCはエンジニアや技術者の不足に直面するだろうと指摘した。会社内では出生率が島全体平均の5倍であるものの、人材不足は時間とともに増大し続ける。

シー・シー・ウェイは、今年約5600万ドルに達する資本支出がピークに達しても、チップ需要の成長鈍化を予測していない。彼は市場が引き続き拡大し、同社がそれに備える準備ができていると考えている。